LPDDR5X:重要性与日俱增的移动存储器
本文转载翻译于:Cadence blog
自 2000 年代中期获得正式批准以来,低功耗 DDR(LPDDR)一直是驱动对面积和功率敏感的移动设备上更复杂用例的基石。毕竟退回 2007 年,智能手机的摄像头不过是一个钉在背后的传感器,且只能拍摄粒度粗糙、低分辨率的自拍。
现在,智能手机摄像头已经成为边缘 AI 能力的集大成者,足够安全且可以执行生物识别认证;也足够强大到可以执行运算摄影,为照片甚至实时视频添加复杂的 3D 效果、模糊背景。
随着使用移动设备方式的演变,每一代 LPDDR 都继续以所处时代的必备应用程序为目标。2020 年,LPDDR5 为智能手机、平板电脑和笔记本电脑提供了 5G、低端边缘人工智能(AI)、高级移动游戏和无缝 4K 视频流所需的存储器带宽。
复杂的边缘 AI 用例
接下来的两年里,几乎每天都会出现全新、更复杂的边缘 AI 用例。这些 AI 模型需要功耗受限的边缘设备提供越来越强大的 AI 计算能力,对 AI 模型给出决策和结果的速度要求也越来越高。
处理器的发展继续关注更先进的工艺节点、更多的核和 3D-IC 等新的封装技术。随着由于 Wi-Fi 6 和 5G 的出现,网络速度比以往任何时候都快,然而存储器往往会成为物理限制的瓶颈。
自智能手机革命开始以来,存储器一直是我们在移动设备上所有新功能和应用程序的命脉。即使是网页浏览等基本任务的速度,也取决于设备的 CPU 能够以多快的速度在存储器中存储和读取信息。
上述都是 Cadence LPDDR5X 存储器接口 IP 正式可用的消息一经发布,即受到合作伙伴欢迎的原因。该接口专为数据密集的 5G 和人工智能(AI)应用程序设计,速度比非常成功的 LPDDR5 IP 快 33%。新存储器技术开发非常紧迫,要跟上层出不穷的新边缘 AI 用例,不仅在移动设备,还包括任何人可能拥有的最大移动设备,也就是汽车上。
汽车应用
随着汽车行业转向软件定义汽车(SDVs),汽车内各个子系统之间低延迟、高带宽通信的需求正在迅速增长。因此,计算性能正在与动力系统争夺能源,也就是每英里性能。
Cadence 已与多家一级汽车制造商讨论将 LPDDR5X 构建到安全关键的高级驾驶辅助系统(ADAS)和自动驾驶硬件中的优势。
这些系统必须能够在尽可能小的能源消耗范围内,基于大量传感器数据做出关键的实时安全决策。
拥抱边缘 AI
不言而喻,汽车应用需要对数据进行本地处理,任何自动驾驶汽车都必须能够在不依赖任何人的情况下自动驾驶。为什么消费者移动设备在边缘执行 AI 计算,而不是依赖云智能和低延迟 5G 如此重要?
想想看,全球移动设备每天都会产生数万亿兆字节可供 AI 操作的数据。设备端边缘AI处理的数量相对有限,很大一部分被发送到云端。
随着 AI 应用程序复杂性的增加,需要上传的数据量也与日增加。今天,世界上 77% 的下游带宽被视频数据占用,通过优化的网络基础设施将数据从中心向外传输。利用云计算处理复杂 AI 用例所需的数据将扭转这一趋势,并在这个过程中对全球网络造成巨大限制。
当我们将使用边缘 AI 的移动设备扩展到智能相机或移动医疗工具等其它电池驱动的物联网设备时,还需要考虑数据价值的问题。当这个价值可以用毫秒来衡量时,处理过程中的任何延迟都会降低其价值,甚至可能为零。
即使考虑到 5G 接近零的延迟,数据传输的速度也受传播延迟的影响。在无线通信中,数据传输速度相当于光速。如果用一个数字来说明,那就是每 100 英里的数据传输,就会带来 0.82ms 的延迟。
听起来可能没有很大影响,但是不要忘记,数据中心的位置差别很大,而且网络通常分布在很远的地理距离上,云端距离边缘可能有几千英里。数据包的大小、路由器和数据必须通过的其它网络硬件的数量进一步加剧了延迟。所有上述因素都会快速产生叠加效应。这甚至发生在数据可以被分析、执行推断、并将结果发送回边缘设备之前。
这就是为什么我们将 AI 计算更靠近生成数据的边缘设备如此重要。在移动领域,特别是汽车领域,这意味着在设备本身上执行复杂的 AI 计算。
让设计未来可期
PCB 子卡中的 Cadence LPDDR5X
LPDDR5X 是多种 Cadence 存储器 IP 中的最新产品,可以追溯到 Cadence 2010 年对 Denali 的收购。此前,Cadence 于 2022 年 11 月发布了 GDDR6 硅片,专为超大型计算、数据中心和 5G 等超高带宽存储器应用而设计。
就像 GDDR6 一样,LPDDR5X 是一种未来可期的技术,为接下来可能发生的任何趋势提供性能支持。LPDDR5X 标准将峰值数据传输速度从 LPDDR5 的 6400Mbps(6.4Gbps)提高到8533Mbps(8.5Gbps),今天没有多少应用程序能够充分利用边缘设备的这种令人难以置信的性能。
Cadence LPDDR5X IP 眼图
如之前所说,几乎每天我们都能听到令人难以置信的新功能和对性能要求极高的边缘用例——从用手机或独立的 VR/AR 头戴设备探索元宇宙,或进一步实现 5 级(全)汽车自动驾驶,几乎每天我们都能听到令人难以置信的新功能和性能大户的边缘用例。随着 LPDDR5X 这样技术的装机和应用,这些用例不再遥不可及,我们即将看到边缘 AI 计算真正的能力。
Cadence Denali 存储器和存储 IP 解决方案支持最广泛的行业标准,包括控制器和 PHY 的设计实现,适用于高性能和低功耗应用。现在即未来。
|
Cadence Hot IP
New Articles
- Quantum Readiness Considerations for Suppliers and Manufacturers
- A Rad Hard ASIC Design Approach: Triple Modular Redundancy (TMR)
- Early Interactive Short Isolation for Faster SoC Verification
- The Ideal Crypto Coprocessor with Root of Trust to Support Customer Complete Full Chip Evaluation: PUFcc gained SESIP and PSA Certified™ Level 3 RoT Component Certification
- Advanced Packaging and Chiplets Can Be for Everyone
Most Popular
- System Verilog Assertions Simplified
- Dynamic Memory Allocation and Fragmentation in C and C++
- System Verilog Macro: A Powerful Feature for Design Verification Projects
- UPF Constraint coding for SoC - A Case Study
- Enhancing VLSI Design Efficiency: Tackling Congestion and Shorts with Practical Approaches and PnR Tool (ICC2)
E-mail This Article | Printer-Friendly Page |