物理验证

行业领先的生产效率

IC Validator 是一套全面的高性能 Signoff 物理验证解决方案，可以帮助客户在从成熟到先进的各个工艺节点上，显著提高其生产效率。IC Validator 采用业界先进的分布式处理算法，可扩展到超过 4,000 个 CPU 内核。该工具的高性能和可扩展性实现了目前业内领先的超大芯片的物理验证签收。数十亿个晶体管的设计，一天内完成设计规则检查 (DRC)、布局与原理图对照验证 (LVS) 以及金属填充的一次迭代。

IC Validator 物理验证与 Fusion 设计平台中的 Synopsys Fusion Compiler™ RTL-to-GDSII 解决方案以及 IC Compiler® II 布局布线系统，达成无缝集成。这种集成的融合技术通过在实现环境中实现独立的 Signoff 质量分析和自动修复，从而加速了芯片制造部门的设计收敛。